SW_CEZ_2025_First20

SW_CEZ_2025_First20

University

20 Qs

quiz-placeholder

Similar activities

CYBERODPORNI

CYBERODPORNI

6th Grade - University

24 Qs

1 Sop. Téc. del Pc Aporte 1P1T 2025

1 Sop. Téc. del Pc Aporte 1P1T 2025

11th Grade - University

20 Qs

Test

Test

University

20 Qs

Bezpieczeństwo w sieci dla uczniów

Bezpieczeństwo w sieci dla uczniów

6th Grade - University

20 Qs

Projektowanie sieci (56-61 WSIP)

Projektowanie sieci (56-61 WSIP)

10th Grade - University

16 Qs

Test Jakość Wykład 2

Test Jakość Wykład 2

University

20 Qs

Grafika komputerowa

Grafika komputerowa

10th Grade - University

22 Qs

Test wiedzy: Tablice jednowymiarowe w C++

Test wiedzy: Tablice jednowymiarowe w C++

10th Grade - University

15 Qs

SW_CEZ_2025_First20

SW_CEZ_2025_First20

Assessment

Quiz

Information Technology (IT)

University

Easy

Created by

Nazar Grin

Used 1+ times

FREE Resource

20 questions

Show all answers

1.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Przypisanie wartości tej samej zmiennej w kilku blokach always spowoduje

uzyskanie poprawnie działającego układu tylko w przypadku wykorzystania przypisań ciągłych wewnątrz bloku always

konflikt

uzyskanie poprawnie działającego układu

2.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Układ który wykonuje przekazywanie danych z jednego źródła do kilku odbiorników, wybieranych w zależności od sygnałów sterujących to:

multiplekser

demultiplekser

koder

3.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Komputery jednopłytowe:

kompensują wady mikroprocesorów w odniesieniu do małej liczby urządzeń peryferyjnych

nie mają możliwości wykorzystywania systemów operacyjnych ogólnego przeznaczenia

zawsze zapewniają wymagania dla systemów wbudowanych ochronie przeboru mocy, ciężaru i gabarytów

4.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Narzędzia syntezy określają sygnał synchronizacji przerzutnika jako:

sygnał, którego nie ma się na liście czułości

sygnał, który znajduje się na liście czułości, ale nie znajduje się w wyrażeniach warunkowych instrukcji if bloku always

każdy sygnał, który znajduje się na liście czułości

5.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Media Image

Poniższy schemat prezentuje (RFA- reduced full adder, CLG - carry lookahead generator):

Carry Select Adder

Carry Lookahead Adder

Ripple Carry Adder

6.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Procesor, który podczas wykonywania każdej instrukcji zmienia stan tylko jeden raz to:

procesor wielocyklowy

procesor potokowy

procesor jednocyklowy

7.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Media Image

Poniżej układ opisany w języku Verilog to:

zredukowany pełny sumator (reduced full adder)

półsumator (half adder)

pełny sumator (full adder)

Create a free account and access millions of resources

Create resources
Host any resource
Get auto-graded reports
or continue with
Microsoft
Apple
Others
By signing up, you agree to our Terms of Service & Privacy Policy
Already have an account?