VHDL_bai_3

Ngôn ngữ VHDL có các loại đối tượng sau

• Constants

  Variable

  Signal

• Bit

  Bit_vector

  std_logic

  Integer

  Real

• And

  OR

  Xor

  Not

• Component

  Process

  Function

Signal là đối tượng

• biểu diễn cho dây kết nối giữa các cổng của các thành phần trong hệ thống, đồng bộ các process

• để khởi tạo cho kết nối giữa các đối tượng của các thành phần trong hệ thống, đồng bộ các process

• để khởi tạo để chứa các giá trị xác định trong quá trình thực hiện; được khai báo trong các gói

• được sử dụng lưu trữ dữ liệu nội bộ tạm thời, kết quả trung gian, chỉ nhìn được bên trong process

Cho hệ thống như trên chọn các khởi tạo đùng

• ARCHITECTURE structure OF myboard IS

     SIGNAL x,y: bit;

     intbus: bit_vector(0 to 7);

  BEGIN….

• ENTITY myboard IS

    PORT ( [SIGNAL] a,b,c: in bit;

    data,extbus,result: inout bit_vector(0 to 7));

  END myboard;

• ENTITY myboard IS

    PORT ( [SIGNAL] a,b,c: in bit;

    result: inout bit_vector(0 to 7);

  );

  END myboard;

• ARCHITECTURE structure OF myboard IS

     a,b: bit;

     SIGNAL intbus: bit_vector(0 to 7);

  BEGIN….

Chọn cú pháp khai báo signal tại thực thể

• SIGNAL name: mode type [:=initial_value]

• •Tên cổng:  mode     loại cổng;

• Signal   tên tín hiệu: loại tín hiệu;

• Signal tên cổng:  mode     loại cổng;

Chọn cú pháp khai báo biến trong VHDL

• VARIABLE name: type [range] [:= init_value];

• name: type [range] [:= init_value];

• CONSTANT name : type := value;

• name : type := value;

Chọn biểu thức gán cho tín hiệu

• :=

• <=

• =

• ==

Signal được dùng ở đâu trong VHDL

• Package, Entity, Architecture

• Process, Function, Procedure

• Entity,Architecture, Function

• Entity,Architecture, package, process

Cách gán biến trong VHDL

• <=

• :=

• ==

• =

Biến được sử dụng ở vị trí nào trong VHDL

• Process, Function, Procedure

• Package, Entity, Architecture

• Package, Entity, Architecture, Function

• Entity, Architecture, Process, Function, Procedure

Cho dữ liệu bản ghi, hãy chọn dòng lệnh sẽ bị báo lỗi trong VHDL

•    packet.data(10)(0) := ‘1’;    

• packet.data(10)(4) := ‘1’;    

• packet.data(0) := (‘0’, ‘0’, ‘0’, ‘0’);

•    packet.addr.key := 5;